PAT-NO:

¥-,.-

JP402257652A

DOCUMENT-IDENTIFIER:

JP 02257652 A

TITLE:

MANUFACTURE OF DIELECTRIC ISOLATION SUBSTRATE

PUBN-DATE:

October 18, 1990

INVENTOR - INFORMATION: NAME

MATSUOKA, SUSUMU KAYAO, MASAHIDE

ASSIGNEE-INFORMATION:

NAME

COUNTRY

OKI ELECTRIC IND CO LTD

N/A

APPL-NO:

JP01076826

APPL-DATE:

March 30, 1989

INT-CL (IPC): H01L021/76, H01L021/306

US-CL-CURRENT: 148/DIG.135, 438/404 , 438/FOR.222 , 438/FOR.485

ABSTRACT:

PURPOSE: To obtain a single-crystal Si island which is surrounded by an

insulating film and whose depth is uniform by a method wherein a semiconductor

single-crystal Si sheet is etched and removed by making use of a high-

concentration impurity diffusion layer as a mask.

CONSTITUTION: Ions of high-concentration boron are implanted and diffused; a

P<SP>+</SP> diffusion layer 101 is formed on the main surface of an N-type

single- crystal Si sheet 101; V-grooves 300 are formed in an N-type epitaxial

layer 102; an N<SP>+</SP> buried layer 103 and an oxide film 201 are applied;

after that, a polycrystalline Si layer 400 is formed. Then, its

surface is

polished and removed down to a D<SB>1</SB>-D<SB>1</SB> line; after that, the

bottom of the Si sheet 100 is polished and removed down to a D<SB>2</SB>-D<SB>2</SB> line; the remaining Si sheet 100 is etched and removed

completely. In this case, since an etch rate of the P<SP>+</SP> diffusion

layer 101 containing boron at a high concentration is very slow at an alkali

etching operation, it acts as an etching stopper, i.e., as a so-called mask.

After that, the P<SP>+</SP> diffusion layer 101 and the N-type epitaxial layer

102 are polished; the bottom of the V-grooves 300 is exposed. Thereby, it is

possible to obtain single- crystal Si islands 104a to 104d which have been

surrounded by the oxide film 201.

COPYRIGHT: (C) 1990, JPO&Japio

⑩特許出願公開

®日本国特許庁(JP)

② 公開特許公報(A) 平2-257652

®Int. Cl. 5

識別記号

庁内整理番号

④公開 平成 2年(1990)10月18日

H 01 L 21/76 21/306 D 7638-5F B 7342-5F

審査請求 未請求 請求項の数 1 (全4頁)

②発明の名称 誘電体分離基板の製造方法

②特 願 平1-76826

20出 願 平1(1989)3月30日

進 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 秀 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

 ⑩発 明 者
 柏 尾
 真 秀

 ⑩出 願 人
 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

四代 理 人 弁理士 菊 池 弘

明 細 書

1. 発明の名称

誘電体分離基板の製造方法

2. 特許請求の範囲

半導体単結晶SI板の主表面上に高濃度の不純物拡散層を形成する工程と、

該不純物鉱 散層上にエピタキシャル単結晶Si層を成長させる工程と、

異方性エッチングを行ない、 該エピタキシャル 単結晶 S i 層 の 所定 部に、 複数 の V 溝 を形成する工程と、

該 V 溝を含む上記エピタキシャル単結晶Si層表面に絶縁膜を被着形成する工程と、

核絡縁膜上に多結晶Si層を積層する工程と、

上記不執物拡散層をマスクとして上記半導体単結晶Si板のみをエッチング除去する工程と、

しかる後、上記不純物拡散層及び上記エピタキシャル単結晶Si層を研磨して上記 V 溝の底部を露出させる工程とを含むことを特徴とする誘電体分離基板の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は素子島周囲を絶縁膜で被う誘電体分離基板の製造方法に関するものである。

(従来の技術)

従来のこの種の誘電体分離基板の製造方法を、 第3図にその製造工程図を示して述べる。

先ず、 N 型の 単結晶 S i 板 1 0 の所定表面部に酸化膜 2 0 のパターンを形成した後、この酸化膜 2 0をマスクとしてアルカリ系の液、例えば Ko li 溶液により異方性エッチングを行ない、 S i 板 1 0 の所定領域に複数の V 溝 3 0を形成する (第 3 図 a)

次に、酸化膜20を除去した後、V縛30を含むSi板10の要面に、イオン注入拡散法等によりN・埋込層11を形成する。更に、このN・埋込層11を形成した後、この酸化膜21を形成した後、この酸化膜21上に支持体となる多結・晶Si層40を概ねSi板10の厚さ程度形成する。その後、Si板10の底面と平行になるように、多結晶Si層40の表面をB-B線迄研磨除去する(第3回b)。

その後、上記得られた多結晶 S1 層 4 0 の表面を基準面として Si 板 1 0 の底面を C - C 線、即ち V 沸 3 0 の底部露出直前迄研磨除去する。この場合の研磨量は数 1 0 0 0 m に及ぶため、研磨速度の速い荒研磨又は研削により行なう(第 3 図 c , d)。尚、第 3 図 d) は第 3 図 c)を 1 8 0 回転したものであって、Si 板 1 0 の研磨後の状態を示す。

しかる後、V 溝 3 0 の先端が露出する迄仕上げ研磨を行なう。この仕上げ研磨は 2 0 ~ 3 0 mの研磨量であり、前工程で生じた加工登層をとり歪のない鏡面を得るためのものであり、メカノケミカルポリッシング法により行なう。斯くして、単結晶Si島12a、12b、12c、12dが夫々個別に酸化膜21で囲繞された誘電体分離基板を完成していた(第3図e)。

(発明が解決しようとする課題)

然し乍ら、従来方法においては、支持体である 多結晶SI層 4 0 を厚く形成するため、多結晶SI層 4 0 に作用する収縮応力等によりSI板 1 0 全体に 反りが生じ、当該反りが研磨精度を低下させ、更

本発明においては、半導体単結晶Si板上に高温度の不純物拡散層を形成し、この不純物拡散層を マスクとして半導体単結晶Si板をエッチング除まするので、エッチング後は不純物拡散層が露出する。この不純物拡散層の露出面は平坦面であるため、後のエピタキシャル単結晶Si層の研磨が均一に行なわれる。よって、絶縁腹に囲まれた均一深さの単結晶Si島が得られる。

(実施例)

本発明製造方法に係わる一実施例を第1図に工程図及び第2図にポロンピーク濃度ともでエピタキシャル成長との特性図を示して説明する。

本発明の目的は、上述の問題点に鑑み、均一深さの単結晶Si島が得られる誘電体分離基板の製造方法を提供するものである。

(課題を解決するための手段)

本発明は上述した目的を達成するため、半導体単結晶Si版の主表而上に高濃度の不純物拡散層を形成する工程と、該不純物拡散層上にエピタキシャル単結晶Si層を成長させる工程と、異方性エッチングを行ない、該エピタキシャル単結晶Si層の所定部に、複数のV濃を形成する工程と、該V濃

先ず、1×10°°/ロリ上の高温度ボロンをイオン注入拡散して(100) 面を有するN型単結晶Si板100の主表面にP°拡散層101を形成する(第1図a)。

その後、上記P・拡散層 1 0 1 上に所望の比抵抗及び厚さを有する N型エピタキシャル層 1 0 2 を成長する。この場合、第 2 図に示すように、P・拡散層 1 0 1 のポロンが し、P・拡散層 1 0 1 のポロンがし、P・拡散層 1 0 1 のポロンがし、P・拡散層 1 0 1 のポロング し、P・拡散層 1 0 1 のポロング し、エピタキシャル成長 1 0 1 のポロンピーク に 放散層 1 0 1 の厚さは 約 0 . 8 一程度を 5 × 10 1・/ ご程度とする。程度 でする。 更に、N型エピタキシャル層 1 0 2 は、オートド 調成長初期層を見込んで 1 0 ~ 2 0 m程度 かに成長させる (第 1 図 b)。

次に、上記N型エピタキシャル層 1 0 2 上にパターン化した酸化膜 2 0 0 を形成した後、この酸化膜 2 0 0 をアルカリ異方性エッチ

ングを施し、N型エピタキシャル層 1 0 2 の所定 部に深さが約 3 0 mm の V 溝 3 0 0 を形成する (第 1 図 c)。

様いて、酸化膜200を除去した後、上記V滞300を含むN型エピタキシャル層102の要面にイオン注入拡散等によりN型以層103を被着し、更にその上に分離膜となる酸化膜201を被着形成する。その後、常圧CVD法を以て上記酸化膜201上に支持体となる多結晶SI層400を概ねSi版10000厚さ程形成する(第1図d)。

次いで、SI板100の底面を平行になるように多結晶Si層400の表面を第1図(はに示すD、一D、線迄研磨除去した後、多結晶Si層400の表面を基準面としてSi板100の底面を同図に示すD。一D、線、即5P・拡散層101に連する直前迄研磨除去する。尚、ここでの研磨除去量は数100点に及ぶため、除去速度の速い研削法を用いる(第1図の)。尚、第1図(は第1図()を180・回転したものである。

更に、アルカリ異方性エッチングを行ない、

4 0 0 の 研磨面を基準面として P・拡散層 1 0 1 及び N 型エピタキシャル層 1 0 2 の 研磨を行なっても良い。

(発明の効果)

以上説明したように本発明によれば、不純物な をマスクとして半導体は不純物なないでは を対象はするので、エッチング後は不純物なかを では固が露出する。そのため、エピタキシル品の はいからして、 は 電子のの単 はいがある。 従って、 で ないないない のははない、 で い ないないない のははない、 で い ないないない のははない、 で い ないないない のははない、 で い ないないない のないにより上述した はこれない。


4. 図面の簡単な説明

第1 図及び第2 図は本発明方法に保わる一実施例を示すもので、第1 図は製造工程図、第2 図はボロンピーク渥度 - エピタキシャル成長特性図、第3 図は従来方法の製造工程図である。

1 0 0 ··· N 型単結晶 S i 板 、 i 0 1 ··· P · 拡 散 層 、 1 0 2 ··· N 型 エ ピ タ キ シ ャ ル 層 、 1 0 3 ··· N · 埋 込 しかる後、P・拡散層 1 0 1 及び N 型エピタキシャル層 1 0 2 を研磨して V 溝 3 0 0 の底部を露出させる。 斯くして、酸化膜 2 0 1 により囲繞された単結晶 Si 島 1 0 4 a . 1 0 4 b . 1 0 4 c . 1 0 4 d を有する誘電体分離基板が完成する (第1 図 g)。

尚、単結晶Si板 1 0 0 は N 型に代えてポロン濃度の低い P 型にしても良い。又、単結晶Si板100はアルカリエッチングのみで除去しても良い。更に、多結晶Si層 4 0 0 面を研磨してP・拡散層101と平行になるようにして置き、かかる多結晶Si層

曆、104a,104b,104c,104d… 単結晶Si島、200,201…酸化膜、300… V溝、400…多結晶Si層。



ボロンピーク温度-エピタキシャル成長特性図 第2図

エヒ・タキ浴ル成長温度

1150

1100

1050

(e) 12b 12c 12d 单铅。SiB 11 21 21 40 能采方法n工程图 第 3 图

(°C)